逻辑芯片的作用和工作原理：从逻辑门到数字世界
一枚74LS00里藏着四个与非门，一块CD4011能完成四路与非运算——逻辑芯片不做复杂的算术，它只做一件最纯粹的事：把「决定」变成电路。本文从布尔代数讲到六大逻辑门的真值表，从CMOS/TTL的内部结构讲到组合逻辑与时序逻辑的分野，带你彻底看懂逻辑芯片是如何工作的。
一、作用总论：逻辑芯片的核心作用
逻辑芯片（逻辑IC）的核心作用，是对一个或多个数字输入信号执行逻辑运算，产生数字输出信号——具体来说，就是实现「与、或、非」等基本逻辑运算的芯片。百度百科「逻辑门」词条给出的定义更为精炼：逻辑门是可执行与、或、非等基本逻辑运算的电路，是数字电路最基本的组成单元。——百度百科「逻辑门」词条 / 东芝CMOS逻辑IC教程（什么是逻辑IC）
把这句话拆开看，逻辑芯片的「作用」其实落在三个层面：
⚡ 信号处理
把输入信号按规则变换成输出信号：整形、反相、选通、比较、编码解码——信息在逻辑芯片里被「重写」成更有用的形式。
🧭 控制决策
承担判断与决策：地址该译码到哪块内存、数据该送往哪个外设、两个数谁大谁小——这些「决定」都由逻辑电路瞬间完成。
🏗️ 系统组成
作为数字系统的基本积木：门电路搭出触发器，触发器搭出计数器与寄存器，再与译码器、加法器一起组成CPU与整个数字系统。
由此可见，逻辑芯片的作用不是「算得快」，而是「判断得准」——它是数字电路里负责「想清楚该输出什么」的那一部分。——维基百科「Logic gate」（逻辑门）词条：逻辑门是数字电路的基本积木
💡 独特观点：逻辑芯片的作用只有一个——把「决定」变成电路。它不做运算的苦力，只做判断的裁判：加减乘除是ALU的体力活，而「该不该通过、该选哪一路、该不该取反」这些判断，才是逻辑芯片的看家本领。
二、工作原理基础：布尔代数、0和1与电平
2.1 布尔代数：一切逻辑的数学地基
逻辑芯片的工作原理，建立在布尔代数（Boolean algebra）之上。19世纪英国数学家乔治·布尔（George Boole）在1854年出版的《思维规律的研究》（An Investigation of the Laws of Thought）中，把逻辑推理转化为代数运算：命题只有真（1）与假（0）两种取值，而「与」「或」「非」则对应代数中的乘法、加法与取反。——维基百科「Boolean algebra」/「George Boole」词条
这套只有0和1的代数，在100多年后成了数字电路的理论基石——逻辑芯片做的每一件事，本质上都是在「跑布尔代数」。
2.2 二进制：只有0和1的世界
数字系统用二进制表示信息：一个信号要么是逻辑0（假、低电平L），要么是逻辑1（真、高电平H），没有第三种状态。多位数、多信号的组合，就能表示数字、字符、指令——这就是「万物皆可0和1」的由来。逻辑芯片的全部工作，就是对这些0和1做布尔运算。——维基百科「Binary number」词条 / 科普中国「二进制」词条
2.3 电平与电压：0和1在物理上是什么
在电路里，逻辑0和1靠电压高低来承载，但不同工艺的判定标准不同：
| 工艺系列 | 输入高电平VIH（最小） | 输入低电平VIL（最大） | 判定规则 |
|---|---|---|---|
| TTL（74LS，5V系统） | 2.0V | 0.8V | ≥2V视为1，≤0.8V视为0，0.8-2V为不确定区 |
| CMOS（74HC） | 0.7×VCC | 0.3×VCC | 阈值随电源按比例浮动（如5V供电时3.5V/1.5V） |
| CMOS（CD4000） | 0.7×VDD | 0.3×VDD | 电源范围宽（3-18V），阈值同步变化 |
数据说明：TTL的VIH=2.0V、VIL=0.8V是TI SN74LS00数据手册给出的标准输入阈值；74HC的VIH=0.7×VCC、VIL=0.3×VCC（如4.5V供电时分别为3.15V与1.35V）见TI SN74HC00数据手册。——TI SN74LS00数据手册（SDLS025）/ TI SN74HC00数据手册（SCLS181）
2.4 真值表：逻辑芯片的「说明书」
真值表（Truth Table）列出电路在所有输入组合下的输出，是描述逻辑功能最直观的方式——一个2输入逻辑门有2²=4种输入组合，n个输入就有2ⁿ种组合。任何逻辑芯片的行为，都可以用一张真值表完整描述；反过来，看懂一张真值表，就读懂了一颗芯片。——维基百科「Truth table」词条
三、六大基本逻辑门：逻辑芯片的「字母表」
任何复杂的逻辑电路，都是由六种基本逻辑门组成的。下表先总览六大门：
| 门类型 | 逻辑表达式 | 记忆口诀 | 74系列（TTL） | 4000系列（CMOS） |
|---|---|---|---|---|
| 与门 AND | Y = A · B | 都1才1 | 74LS08（四2输入） | CD4081 |
| 或门 OR | Y = A + B | 有1就1 | 74LS32 | CD4071 |
| 非门 NOT | Y = ¬A | 完全取反 | 74LS04（六反相器） | CD4069 |
| 与非门 NAND | Y = ¬(A · B) | 与门取反 | 74LS00 | CD4011 |
| 或非门 NOR | Y = ¬(A + B) | 或门取反 | 74LS02 | CD4001 |
| 异或门 XOR | Y = A ⊕ B | 相异才1 | 74LS86 | CD4030 |
型号对应关系为行业通行标准（74系列与CD4000系列芯片手册通用命名），其中74LS08、74LS32、74LS04、74LS00、74LS02、74LS86均为TI等厂商的经典TTL器件，CD4081、CD4071、CD4069、CD4011、CD4001、CD4030为4000系列CMOS器件。——TI 74LS/74HC系列数据手册 / 东芝CMOS逻辑IC教程
3.1 与门 AND（74LS08 / CD4081）
| A | B | Y = A·B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
与门的规则是「都1才1」：只有所有输入都为1时，输出才为1。典型用途：信号选通（用一个控制信号决定数据能否通过）、位屏蔽（把不需要的位清零）、地址比较的「命中」判断等。——维基百科「AND gate」词条
3.2 或门 OR（74LS32 / CD4071）
| A | B | Y = A+B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
或门的规则是「有1就1」：只要有一个输入为1，输出就是1。典型用途：多个中断源或告警信号的汇总（任一触发即报警）、多路信号合并、权限判断中的「任一条件满足即通过」等。——维基百科「OR gate」词条
3.3 非门 NOT（74LS04 / CD4069）
| A | Y = ¬A |
|---|---|
| 0 | 1 |
| 1 | 0 |
非门只有一个输入，输出永远是输入的相反值——所以它又叫反相器（Inverter）。典型用途：产生互补信号（CLK与CLK反相信号）、逻辑取反、配合电阻电容构成振荡器（如CMOS晶体振荡电路）、驱动能力不足时的信号整形等。——维基百科「Inverter (logic gate)」词条
3.4 与非门 NAND（74LS00 / CD4011）
| A | B | Y = ¬(A·B) |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
与非门是「与门加非门」：只有两个输入都为1时输出才为0，其余全为1。它是工程上最常用的门——因为与非门是「功能完备」的，仅用与非门就能搭出与门、或门、非门乃至任何逻辑电路（TTL历史上第一个成功量产的逻辑系列7400就是以与非门起家）。典型用途：构建任意逻辑、看门狗/复位逻辑、TTL系统的通用积木。——维基百科「NAND gate」词条 / TI SN74LS00数据手册
3.5 或非门 NOR（74LS02 / CD4001）
| A | B | Y = ¬(A+B) |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
或非门是「或门加非门」：只有所有输入都为0时输出才为1。或非门同样功能完备，可与与非门互换搭建任意逻辑；在CMOS工艺中，或非门的PMOS串联结构面积小，常被用作基础单元。典型用途：RS触发器的基础单元（两个或非门交叉反馈构成）、复位逻辑、低电平有效的信号合并。——维基百科「NOR gate」词条
3.6 异或门 XOR（74LS86 / CD4030）
| A | B | Y = A⊕B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
异或门的规则是「相异才1」：两个输入不同则输出1，相同则输出0。它是加法器的核心——1位半加器的和位就是A⊕B；同时异或门的「0不变、1翻转」特性使其天然适合做可控反相器（加密/解密、校验码生成）与比较器（判断两数是否相等）。典型用途：加法器、奇偶校验、可控取反、伪随机序列发生器。——维基百科「XOR gate」词条
💡 独特观点：读懂六大逻辑门的真值表，你就握住了整个数字世界的语法书。加法器不过是「异或+与」，CPU不过是「与非+记忆」，而一张真值表，就是这门语言里最小的一页词典。
四、逻辑门的电路实现：CMOS与TTL
4.1 CMOS：PMOS上拉 + NMOS下拉的互补结构
CMOS（互补金属氧化物半导体）逻辑门由PMOS与NMOS两类MOSFET互补构成：PMOS接在电源VDD一侧，负责把输出「上拉」到高电平（上拉网络）；NMOS接在地GND一侧，负责把输出「下拉」到低电平（下拉网络）。以最简单的CMOS反相器为例——一个PMOS与一个NMOS的栅极连在一起作输入，漏极连在一起作输出：输入为高时NMOS导通、PMOS截止，输出被拉到低；输入为低时PMOS导通、NMOS截止，输出被拉到高。——维基百科「CMOS」/「Inverter (logic gate)」词条 / 东芝CMOS逻辑IC教程
CMOS最突出的特点是几乎不耗静态功耗：稳态下两只管子必有一只截止，VDD到GND之间没有直流通路，静态电流只有微安级（74HC系列整片最大20µA@6V，CD4011B最大5µA@25°C）。功耗只在输入翻转的瞬间（两管短暂同时导通）和负载电容充放电时产生，所以CMOS特别适合电池供电与大规模集成。——TI SN74HC00数据手册 / TI CD4011B数据手册（SCDS001）
4.2 TTL：多发射极晶体管输入 + 图腾柱输出
TTL（晶体管-晶体管逻辑）用双极型晶体管实现逻辑门，其经典结构是：输入端采用多发射极晶体管（一个晶体管带多个发射极，天然实现「与」功能），输出级采用图腾柱（推挽）结构——上管导通时输出高、下管导通时输出低，避免输出端悬空。TTL速度快、驱动能力强，但静态功耗明显高于CMOS（如74LS00整片典型0.8mA、最大1.6mA@5V），因此在低功耗场景逐渐被CMOS取代。——维基百科「Transistor-transistor logic」词条 / TI SN74LS00数据手册
| 对比项 | TTL（74LS） | CMOS（74HC / CD4000） |
|---|---|---|
| 基本结构 | 多发射极晶体管输入 + 图腾柱输出 | PMOS上拉网络 + NMOS下拉网络 |
| 工作电压 | 固定5V（4.75-5.25V） | 74HC：2-6V；CD4000：3-18V |
| 静态功耗 | 毫瓦级（74LS00约4-8mW） | 微瓦级（静态电流µA级） |
| 速度 | 快（门级约10-15ns） | 74HC与LS相当；CD4000较慢（百ns级） |
| 驱动能力 | 强（可驱动约10个TTL门） | 负载为电容，扇出大但高频受容性限制 |
表中TTL 5V供电范围与74LS00功耗数据见TI SN74LS00数据手册；74HC的2-6V与CD4000的3-18V范围分别见TI SN74HC00与CD4011B数据手册。——TI SN74LS00 / SN74HC00 / CD4011B数据手册
五、组合逻辑与时序逻辑：数字世界的两大阵营
这是理解逻辑芯片工作原理最关键的一课：组合逻辑是「瞬时反应」，时序逻辑是「有记忆」。
5.1 组合逻辑：输出只取决于当前输入
组合逻辑（Combinational Logic）的输出只由当前的输入决定，与过去的状态无关——输入一变，输出立刻（经一定传播延迟后）跟着变。它没有记忆能力，也没有时钟。典型器件：译码器（74LS138）、编码器、数据选择器/多路复用器（74LS151）、加法器（74LS283）、比较器、数据分配器。——维基百科「Combinational logic」词条
5.2 时序逻辑：输出还取决于历史状态
时序逻辑（Sequential Logic）的输出不仅取决于当前输入，还取决于电路之前的状态——它「记得」发生过什么，因此必须有存储单元（触发器）和时钟信号CLK。典型器件：D触发器（74LS74）、计数器（74HC161/74HC4040）、寄存器（74LS373/74HC595）、锁存器。——维基百科「Sequential logic」词条
| 对比项 | 组合逻辑 | 时序逻辑 |
|---|---|---|
| 输出依据 | 只看当前输入 | 当前输入 + 历史状态 |
| 记忆能力 | 无 | 有（触发器存储1位状态） |
| 是否要时钟 | 不需要CLK | 需要CLK（边沿触发更新） |
| 典型器件 | 译码器、编码器、选择器、加法器 | 触发器、计数器、寄存器、锁存器 |
| 一句话 | 瞬时反应 | 有记忆 |
5.3 同步电路：让「记忆」按节拍更新
把众多时序逻辑连成系统时，需要用同一个时钟让所有触发器同步更新——这就是同步电路（Synchronous Circuit）思想：时钟边沿（上升沿或下降沿）到来时，所有触发器同时采样输入并更新状态，其余时间状态保持不变。这样系统就像一支按节拍行进的队伍，每个时钟周期完成一步确定的动作，避免了各部件「各跳各的」造成的混乱。——维基百科「Synchronous circuit」词条
一个完整的数字系统（如CPU）就是组合逻辑与时序逻辑的合唱：时序逻辑负责「记住」当前状态（程序计数器、寄存器堆），组合逻辑负责「算出」下一步该做什么（指令译码、ALU运算、地址生成），时钟负责统一指挥节拍。
六、逻辑芯片在系统中的典型作用
理解了基本门与两大阵营，再来看逻辑芯片在真实系统中扮演的七个典型角色：
| 典型作用 | 代表芯片 | 在系统里做什么 |
|---|---|---|
| 地址译码 | 74LS138（3-8译码器） | 把CPU的地址线译码成片选信号，决定访问哪块内存或哪个外设——是「选谁」的裁判 |
| 总线缓冲 | 74HC245（八路总线收发器） | 双向驱动数据总线，隔离并增强信号，防止总线过载与方向冲突 |
| 数据锁存 | 74LS373（八路透明锁存器） | 在地址/数据复用总线上锁存地址（如8088系统），把短命的地址信号「定格」住 |
| 信号整形/去抖 | 74HC14（六施密特反相器） | 利用滞回特性把缓慢或抖动的信号整形成陡峭的方波，滤除按键抖动与噪声 |
| 电平转换 | 74LVC/74HCT系列 | 在3.3V与5V（或1.8V与3.3V）系统之间做电平匹配，保证跨电压通信 |
| LED驱动/串转并 | 74HC595（8位串入并出移位寄存器） | 用2-3根线串行输出控制8路乃至更多LED/数码管，大幅节省MCU引脚 |
| 时序控制/分频 | 74HC161（4位计数器）、74HC4040（12位计数器） | 对时钟分频产生低频节拍，或计数产生定时、分频信号，是时序控制的核心 |
以上芯片型号与功能均为TI/NXP数据手册的标准定义：74LS138为3线-8线译码器、74HC245为八路总线收发器、74LS373为八路D型锁存器、74HC14为六施密特触发反相器、74HC595为8位串行输入并行输出移位寄存器、74HC161为4位二进制同步计数器。——TI SN74LS138 / SN74HC245 / SN74LS373 / SN74HC14 / SN74HC595 / SN74HC161数据手册
这些「小角色」看似不起眼，却是一台设备稳定运行的基石：没有译码器，CPU就不知道往哪读写；没有缓冲器，总线早就被灌垮；没有锁存器，多路复用总线上的地址稍纵即逝。
七、电气特性关键参数：选型必看
用逻辑芯片，必须读懂它的电气参数——电压、阈值、速度、功耗。下表为核心参数速查（均对照TI数据手册）：
| 系列 | 工作电压 | VIH（最小） | VIL（最大） | VOH/VOL（典型） | 传播延迟tPD | 静态电流 |
|---|---|---|---|---|---|---|
| TTL 74LS | 5V（4.75-5.25V） | 2.0V | 0.8V | 2.7V / 0.4V（min/max） | 约10-15ns（74LS00为15ns典型、22ns最大） | 毫安级（约0.8mA典型/片） |
| CMOS 74HC | 2-6V | 0.7×VCC | 0.3×VCC | VCC-0.1V / 0.1V | 约10-20ns（4.5V、50pF负载下74HC00为10ns典型、20ns最大） | 微安级（整片最大20µA@6V） |
| 高速CMOS 74AC | 2-6V | 0.7×VCC | 0.3×VCC | VCC-0.1V / 0.1V | 约5ns（5V下典型值） | 微安级 |
| 低压 74LVC | 1.65-3.6V | 0.7×VCC（3.3V下约2.0V） | 0.3×VCC | VCC-0.2V / 0.2V | 约3-4ns（3.3V下典型值） | 微安级（0.1µA典型） |
| CD4000系列 | 3-18V | 0.7×VDD | 0.3×VDD | VDD-0.05V / 0.05V | 较慢：5V约250ns、10V约120ns、15V约90ns（典型） | 微安级（CD4011B最大5µA@25°C） |
参数出处：74LS00的VIH=2.0V、VIL=0.8V、VOH=2.7V、VOL=0.4V及tPD=15ns典型/22ns最大见TI SN74LS00数据手册；74HC00的2-6V供电、VIH=0.7×VCC、VIL=0.3×VCC、tPD=10ns典型/20ns最大（4.5V、CL=50pF）及ICC最大20µA见TI SN74HC00数据手册；74AC00的tPD约5ns见TI SN74AC00数据手册；74LVC的1.65-3.6V供电见TI SN74LVC00数据手册；CD4011B的3-18V供电、tPD=250/120/90ns（5/10/15V）及ICC最大5µA见TI CD4011B数据手册。——TI SN74LS00（SDLS025）/ SN74HC00（SCLS181）/ SN74AC00 / SN74LVC00 / CD4011B（SCDS001）数据手册
补充几个选型要点：
- 扇出能力：TTL的扇出按「能驱动几个同类型门」计，74LS标准为10个；CMOS扇出主要受负载电容限制，直流扇出很大，但高频下容性负载会拖慢边沿——所以高速总线要用74AC/74LVC或加缓冲器。
- 传播延迟：tPD是输入变化到输出稳定的时间，决定系统最高工作频率；74LS约10-15ns、74HC约10-20ns、74AC约5ns、CD4000慢一个数量级（百ns级），选型时务必匹配系统时钟。
- 未用输入引脚：CMOS输入阻抗极高，悬空输入会因噪声误翻转甚至损坏——不用的输入必须接高或接地（TTL悬空视为高电平，但工程上同样建议固定）。——TI应用笔记《Designing with Logic》（逻辑器件设计指导）
八、从逻辑门到数字世界
一颗逻辑门只能做1位运算，但把逻辑门按层次组合起来，就能搭出整个数字世界：
- 门 → 触发器：两个与非门（或或非门）交叉反馈构成RS触发器，再加时钟与数据端升级为D触发器——逻辑门第一次有了「记忆」。
- 触发器 → 寄存器：把多位D触发器并联（共享时钟），就成了能同时存8位、16位数据的寄存器（如74LS373、74HC595），CPU的寄存器堆由此而来。
- 门 → 运算电路 → ALU：异或门与门组成半加器，半加器级联成多位加法器，配合比较器、移位器、选择器构成ALU（算术逻辑单元）——CPU的「计算心脏」。
- 寄存器 + ALU + 控制 → CPU：在时钟统一指挥下，指令译码器（组合逻辑）把指令翻译成控制信号，ALU（组合逻辑）执行运算，寄存器（时序逻辑）保存中间结果——取指、译码、执行周而复始，这就是CPU。
这个层次关系在计算机体系结构教材中有标准表述：CPU = 运算器（ALU）+ 控制器（译码与控制逻辑）+ 寄存器组，全部由逻辑门构成。——维基百科「Central processing unit」/「Arithmetic logic unit」词条
同理，可编程逻辑器件FPGA内部也是一个「逻辑门阵列」：成百上千个可配置逻辑块（CLB），每个CLB内含查找表（LUT，本质是用RAM查表实现任意组合逻辑）和触发器，用配置数据「烧」出用户想要的电路——它把「逻辑芯片是积木」这件事做到了极致：积木的形状都由你定义。——维基百科「Field-programmable gate array」词条
💡 从一枚与非门到数十亿晶体管的CPU，中间没有魔法，只有「组合」二字。逻辑芯片是数字世界的语法——0和1是字母，六大基本门是单词，真值表是词典，而译码器、计数器、CPU，是用这套语法写出的鸿篇巨制。
九、逻辑芯片作用与原理常见问题（FAQ）
Q1：逻辑芯片是干什么的？
逻辑芯片的核心作用是执行逻辑运算：对输入的0和1做与、或、非、与非、或非、异或等布尔运算并输出结果，是数字电路的基本积木（百度百科「逻辑门」）。它的作用体现在三个层面：信号处理（变换信号）、控制决策（判断选择）、系统组成（搭建复杂数字系统）。
Q2：逻辑门的工作原理是什么？
逻辑门基于布尔代数工作：高电平代表逻辑1、低电平代表逻辑0，晶体管组合使高低电平经过后产生新的高低电平输出（科普中国「逻辑门」）。每个门由真值表描述行为——例如与门「都1才1」，非门「完全取反」。TTL系统里2V以上算高电平、0.8V以下算低电平，CMOS则按0.7×VCC/0.3×VCC的比例判定。
Q3：组合逻辑和时序逻辑有什么区别？
组合逻辑输出只取决于当前输入、无记忆、不需要时钟，典型如译码器、编码器、选择器、加法器，是「瞬时反应」；时序逻辑输出还取决于历史状态、有记忆、需要时钟CLK边沿驱动，典型如触发器、计数器、寄存器。两者配合——时序逻辑记状态、组合逻辑算结果——才构成完整数字系统。
Q4：逻辑芯片是怎么工作的？
芯片内部把晶体管连成逻辑门（CMOS用PMOS上拉+NMOS下拉，TTL用多发射极输入+图腾柱输出），再集成成百上千个门。工作时按真值表对输入电平做运算：以74LS00与非门为例，两输入都为高时输出低，其余输出高。门再组合成译码器、计数器等中规模器件，最终搭出CPU。
Q5：与门、或门、非门有什么区别？
与门（Y=A·B，74LS08/CD4081）「都1才1」；或门（Y=A+B，74LS32/CD4071）「有1就1」；非门（Y=¬A，74LS04/CD4069）「完全取反」。三者是最基础的三种运算，与非、或非、异或门都可以由它们派生。
Q6：逻辑芯片的工作电压是多少？
按系列：TTL固定5V；74HC/74HCT为2-6V；74LVC为1.65-3.6V；CD4000为3-18V（数据来源：TI各系列数据手册）。不同电压系统互连要注意电平匹配，必要时用74LVC/74HCT做电平转换。
Q7：为什么CMOS逻辑芯片几乎不耗静态功耗？
因为CMOS是PMOS+NMOS互补结构：稳态下总有一只管子截止，VDD到GND无直流通路，静态电流只有微安级（74HC整片最大20µA、CD4011B最大5µA）。功耗主要来自翻转瞬间与负载电容充放电的动态功耗。
Q8：逻辑门是怎么组成CPU的？
层次是：门→触发器（记忆1位）→寄存器（存数据/状态）；门→加法器、比较器等→ALU；寄存器+ALU+指令译码与控制逻辑，在时钟驱动下按节拍取指、译码、执行，就构成CPU。现代CPU只是把这一套做到了数十亿晶体管的规模。FPGA同理，内部是逻辑门阵列+查找表LUT。
十、结语：逻辑芯片是数字世界的语法
从1854年乔治·布尔写下那本《思维规律的研究》，到如今一颗芯片里数十亿个晶体管——逻辑芯片用两百年来最朴素的两个数字（0和1），搭建出了整个数字文明。它不炫目：一颗74LS00不过几毛钱，功能不过是四个与非门；但它又是最深刻的：你手机里的每一次触控、每一帧图像、每一次支付，底层都是无数个「与或非」的叠加。
读懂逻辑芯片的作用与工作原理，你就拿到了进入数字世界的语法书：先认识六大基本门的真值表，再看懂CMOS与TTL的躯体，分清组合逻辑的「瞬时反应」与时序逻辑的「有记忆」，最后沿着「门→寄存器→ALU→CPU」的阶梯向上——你会发现，所谓智能，不过是把判断做对足够多次。
想继续深入？推荐阅读本站系列专题：逻辑IC专题首页｜逻辑概念：逻辑IC到底是什么｜型号分类：74系列与4000系列大全｜应用行业：逻辑IC用在哪。了解芯片怎么换，可看替代型号与改型方法；想了解价格，可看价格行情。