降压电路设计

📚 延伸阅读：降压IC·降压原理·选型指南

降压电路设计总览：五步设计流程

降压电路设计可归纳为"规格→电感→电容→反馈→布局"五步递进流程，每一步的输出都是下一步的输入（TI应用笔记SLVA477《Basic Calculation of a Buck Converter's Power Stage》）。跳过任何一步或颠倒顺序，都会在调试阶段付出更大的时间成本。

1. 定规格：明确输入电压范围Vin(min/max)、输出电压Vout、最大负载电流Iout、纹波目标（通常控制在输出电压的1%-2%以内）、效率目标与体积/成本约束——所有后续计算都以这组数字为起点。
2. 选电感：用L=(Vin−Vout)×D/(ΔI×fsw)计算电感量，校核饱和电流与DCR，确定电感型号（12V转5V/3A计算详见下文）。
3. 配电容：输入电容按RMS纹波电流与耐压选型，输出电容按纹波目标与环路稳定性选型（输入侧典型为10µF-22µF的X7R陶瓷电容）。
4. 设反馈与补偿：按Vout=VREF×(1+R1/R2)设定输出电压，确认环路带宽（取开关频率的1/10-1/5）与相位裕度（≥45°）。
5. 布局与散热：最小化功率回路面积、SW节点短小、输入电容紧贴引脚、反馈走线远离噪声源，并按Tj=Ta+Pd×θja核算结温。

流程洞察：五步流程中，第1步"定规格"的错误代价最小、返工最容易；第5步"布局"的错误代价最大——PCB一旦打样，布局问题只能靠飞线补救。设计时间应向前倾斜，规格越清楚，后面越省事。

电感选型：降压电路的心脏

电感是降压电路的"能量中转站"，其选型直接决定纹波、效率、瞬态响应与EMI四项指标。TI应用笔记AN-1197《Selecting Inductors for Buck Converters》将电感选型归纳为三步：算电感量、校核饱和电流、权衡DCR与体积。

第一步：计算电感量

连续导通模式（CCM）下的电感量公式为：L=(Vin−Vout)×D/(ΔI×fsw)（TI应用笔记SLVA477）。其中D≈Vout/Vin为占空比，ΔI为允许的电感纹波电流，fsw为开关频率。工程上纹波电流ΔI通常取负载电流的20%-40%（TI应用笔记AN-1197）：取值偏大则电感小、瞬态响应快，但纹波与EMI变差；取值偏小则电感大、纹波小，但体积、成本上升且瞬态变慢。

第二步：校核饱和电流

电感峰值电流为Ipeak=Iout+ΔI/2，电感饱和电流必须大于峰值电流，工程上建议留1.2倍以上裕量。电感一旦饱和，感值骤降、电流失控飙升，可能直接损坏开关管（Coilcraft电感选型指南）。

第三步：权衡DCR与体积

电感直流电阻DCR带来I²×DCR的铜损，DCR每降低一半，满载损耗可显著下降；但低DCR往往意味着更大的磁芯与更多绕组匝数。磁屏蔽电感（屏蔽罐式、一体成型）漏磁小、对周边电路干扰低，是EMI敏感设计的首选（Würth Elektronik《Trilogy of Magnetics》设计指南）。

实例：12V转5V/3A（MP1584）

Vin=12V，Vout=5V，Iout=3A，fsw=1.5MHz：占空比D=5/12≈41.7%；取ΔI=30%×3A=0.9A；电感量L=(12−5)×0.417/(0.9×1.5×10⁶)≈2.2µH。峰值电流=3+0.45=3.45A，需选饱和电流≥4A的电感。工程上为降低纹波与EMI，也常选用4.7µH-10µH（纹波随之降至10%-20%区间），这是纹波、瞬态与体积之间的正常权衡（MPS MP1584数据手册）。

⚠️ 电感饱和是降压电路最常见的隐性故障：饱和后电感"失去储能能力"，电流在开关管导通瞬间直冲，轻则啸叫、发热，重则烧毁芯片。选型时务必核对电感在峰值电流下的感值保持率，而非只看标称饱和电流。

输入电容选型：给开关管"就近供能"

输入电容的作用是就近为开关管提供高频脉冲电流，抑制输入电压跌落与传导EMI。典型取值为10µF-22µF的X7R陶瓷电容（TI应用笔记SLVA477），必须紧贴IC的VIN引脚放置，走线越短越好——输入电容与上下管形成的"输入功率回路"是降压电路中高频电流最大的环路。

为什么要用X7R

X7R介质工作温度范围为-55℃~+125℃，容值温漂在±15%以内，性价比高，是电源陶瓷电容的主流选择（Murata陶瓷电容技术资料）。但MLCC存在DC偏压降容现象：施加的直流偏压越高、电容额定电压越低，实际有效容值下降越多，设计时应按降容后的有效容值核算，必要时并联多颗。

RMS纹波电流能力

输入电容需承受的RMS纹波电流约为Icin_rms=Iout×√(D(1−D))：12V转5V时D=41.7%，Icin_rms≈0.49×Iout，即3A负载时约1.5A。陶瓷电容的纹波电流承受能力与并联数量成正比，大电流场合应多颗并联分摊应力（TI应用笔记SLVA477）。

高压差、输入侧靠近浪涌源（如24V工业总线、长线缆供电）时，建议在陶瓷电容旁并联一颗大容量电解电容（如100µF/50V）吸收低频浪涌与线缆电感储存的能量（TI LM2596数据手册·输入电容推荐值）。

输出电容选型：纹波与稳定性的平衡

输出电容同时承担"滤纹波"与"参与环路"两个角色。输出纹波的近似估算式为：ΔVout≈ΔIL×ESR+ΔIL/(8×fsw×Cout)（TI应用笔记SLVA477）：第一项由ESR决定，第二项由容值决定，两者共同构成总纹波。

陶瓷 vs 电解

对环路稳定性的影响

输出电容的ESR会引入一个零点fz=1/(2π×ESR×Cout)：陶瓷电容ESR极低，零点频率很高，往往落在带宽之外，补偿时需另设零点；电解电容ESR较高，零点可能落在带宽内，直接影响相位裕度。因此更换输出电容容值或ESR后，必须重新评估环路稳定性（TI应用笔记SLVA301《Demystifying Type II and Type III Compensators》）。

选型口诀：低频异步方案（如LM2596的150kHz）按数据手册典型值（220µF低ESR电解）即可；高频同步方案（1MHz以上）优先低ESR陶瓷，并务必核实DC偏压下的有效容值。

续流二极管与同步整流管

异步方案中，续流二极管的压降直接决定效率与发热：肖特基二极管正向压降约0.3V-0.5V，普通硅整流管约0.7V-1V，大电流下二者相差数瓦损耗，因此降压电路的续流二极管必须选用肖特基管（TI LM2596数据手册·续流二极管选型章节）。

额定参数怎么定

• 平均电流：二极管在一个开关周期内的导通占空比为(1−D)，平均电流=Iout×(1−D)，额定电流需大于该值；LM2596数据手册为3A输出推荐1N5822（40V/3A肖特基）
• 反向耐压：二极管关断时承受约Vin（最大输入电压），耐压建议≥1.25×Vin
• 损耗估算：Pd=Iout×(1−D)×Vf，12V转5V/2A时约2×0.792×0.4≈0.63W，需关注二极管温升

同步方案：死区时间

同步整流用低Rds(on)的MOSFET替代二极管，导通损耗大幅下降，但要求上下管之间有正确的死区时间（典型几十ns），防止上下管同时导通造成直通短路（MPS MP1584数据手册）。MP1584等现代同步降压IC已将死区控制集成在芯片内部，工程师无需干预，只需在布局中尽量减小SW节点的寄生电感。

反馈电阻分压网络：设定输出电压

可调输出型降压IC通过反馈分压电阻设定输出电压，公式为Vout=VREF×(1+R1/R2)：MP1584的VREF=0.8V（MPS MP1584数据手册），LM2596-ADJ的VREF=1.23V（TI LM2596数据手册），两颗基准电压相差43%，分压电阻必须按各自基准重新计算。

电阻精度与取值

• 精度：分压电阻建议用1%（E96系列）或更高精度，两颗电阻的误差会直接进入输出电压精度（1%电阻在5V输出上带来约±50mV的误差）
• 取值：R2典型取1kΩ-10kΩ。R2越小抗噪能力越强但静态功耗越大；R2越大静态功耗越小但FB节点对噪声更敏感（TI应用笔记SLVA477）
• 实例：LM2596-ADJ输出5V，取R2=10kΩ，则R1=10k×(5/1.23−1)≈30.6kΩ（E96 1%），实际Vout≈4.99V，偏差约-0.2%

前馈电容

在R1上并联一颗前馈电容Cff，可在环路中引入一个零点，改善负载瞬态响应与相位裕度。Cff典型值为几十pF-几百pF，其与R1构成的零点频率fz=1/(2π×R1×Cff)通常设置在环路带宽附近（TI应用笔记SLVA301）。反馈走线必须远离SW节点与电感，否则开关噪声会耦合进FB引脚导致输出抖动。

补偿网络：让环路稳定收敛

电压模式降压IC需要在误差放大器外部搭建补偿网络，电流模式芯片（如MP1584）通常内置补偿、无需外接。补偿的核心目标是：环路带宽设为开关频率的1/10-1/5，相位裕度≥45°（典型设计取60°）——带宽过低则瞬态响应差，过高则可能引入噪声与不稳定（TI应用笔记SLVA301）。

Type II 与 Type III 补偿

• Type II：一个零点+一个极点，适合输出电容ESR较高（ESR零点可用）或中等带宽需求的场合
• Type III：两个零点+两个极点，适合低ESR陶瓷输出电容（无ESR零点可用）或需要较高带宽的场合
• 增益曲线：交叉频率（0dB穿越点）处应以-20dB/decade斜率穿越，否则相位裕度不足（TI应用笔记SLVA301）

⚠️ 环路不稳定的典型表现：空载或轻载啸叫、负载突变时输出振荡、示波器上SW占空比抖动。排查顺序：先确认输出电容容值与ESR是否符合设计，再检查补偿元件取值，最后怀疑电感饱和引起的非线性。

PCB布局要点：成败在此一举

降压电路的电气性能很大程度上由布局决定——同一颗芯片、同一张原理图，布局好坏可造成效率差2-3%、纹波差数倍、EMI差一个数量级（TI应用笔记AN-1229《SIMPLE SWITCHER PCB Layout Guidelines》）。布局遵循"先功率回路、后信号走线"的总原则。

1. 功率回路面积最小化：输入电容→高边开关→低边开关→输入电容构成的回路是高频电流最大的环，必须最小化其包围面积——输入电容紧贴IC引脚是第一步（TI应用笔记AN-1229）
2. SW节点短小：SW节点电压在0V与Vin之间高速跳变（dV/dt极大），铜箔应短、宽、直，避免尖角；SW铜箔面积也不宜过大，否则辐射增大
3. 输入电容紧贴：输入电容与IC的VIN/GND引脚距离尽量小于2mm，走线加宽、过孔并联
4. 反馈走线远离SW：FB走线细而短，远离电感与SW节点，必要时两侧用地线包覆
5. 模拟地/功率地分区：功率地承载大电流突变，模拟地承载反馈与补偿信号，两地在IC的GND焊盘处单点（星型）连接，避免功率噪声串入模拟地
6. 散热焊盘与热过孔：IC底部散热焊盘（Exposed Pad）直接连接大面积铜皮，下方打阵列热过孔（孔径约0.3mm、间距1.0-1.2mm）将热量导入背面铜层（TI应用笔记SPRA953《PowerPAD Thermally Enhanced Package》）
7. 背面铺铜：底层大面积铺地铜并经热过孔与顶层连接，兼顾散热与地回路

快速自检法：判断布局好坏的最快方法是用示波器看SW节点振铃幅度与输入电容两端的高频噪声——振铃越小、噪声越低，布局越成功。合格的降压板SW振铃幅度应明显小于开关幅值本身。

EMI优化：把噪声关进笼子

降压电路的EMI主要来自SW节点的高速电压跳变（辐射发射）与功率回路的高频电流（传导发射）。优化手段分为"堵"与"疏"两条线（TI应用笔记AN-1229及TI EMI设计资料）：

• 抑制振铃：SW节点的寄生电感与MOSFET输出电容谐振产生几十至数百MHz的振铃，可在SW对地加RC吸收电路（snubber，典型R=1Ω-10Ω、C=100pF-1nF），以少量开关损耗换取振铃大幅衰减
• 展频（Spread Spectrum）：部分芯片内置展频功能，将开关频率在小范围内周期性抖动，把谐波能量摊薄到更宽频带，显著降低峰值辐射
• 屏蔽电感：磁屏蔽电感漏磁小，是EMI设计的第一道防线（Würth Elektronik《Trilogy of Magnetics》设计指南）
• 布局配合：功率回路面积最小化、输入电容紧贴、SW铜箔形状规整——这三条布局原则同时就是最有效的EMI措施
• 测试参考：消费与工业产品辐射骚扰按CISPR 32（对应国标GB/T 9254）限值考核，设计阶段建议按"裕量≥6dB"的目标执行

观点：EMI是"设计出来的"，不是"整改出来的"——事后贴铜箔、加磁珠只能救急，成本更高、效果更差，还可能引入新的谐振点。

热设计：让芯片凉下来

降压电路的功率损耗主要来自三处：开关管的导通与开关损耗、电感的铜损与磁损、续流二极管的导通损耗（异步方案）。总损耗可由效率反推：Pd=Po×(1−η)/η（TI电源热设计技术资料）。

结温估算公式：Tj=Ta+Pd×θja（TI应用笔记SPRA953），其中θja为结到环境热阻，由封装与PCB铜箔面积共同决定。多数降压IC的最大结温为150℃，工程上设计目标通常降额至125℃以下，并预留20℃以上的裕量以保证长期可靠性。

实例核算：24V转5V/2A，效率η≈85%，输出功率Po=10W，总损耗Pd=10×(1−0.85)/0.85≈1.76W；若θja=40℃/W，环境温度55℃时Tj=55+1.76×40≈125℃——已达降额上限，必须加大铜箔面积、增加热过孔或改善通风（TI应用笔记SPRA953）。

散热三板斧

1. 扩大IC周边及底层铜箔面积，把PCB本身当作散热器使用
2. 散热焊盘下方打热过孔阵列（孔径0.3mm、间距1.0-1.2mm），将热量快速导入底层
3. 布局时避免把多个发热器件集中放置，预留风道；必要时加散热片或降低开关频率运行

保护电路设计：安全底线

• UVLO欠压锁定：通过分压电阻将输入电压分压后送入EN/UVLO引脚，设定启动电压Vstart=Vth×(R1+R2)/R2；利用芯片内部滞回电流（或外部电阻）形成启动/关断电压差，防止输入电压缓慢爬升时芯片反复启停（TI应用笔记《UVLO使能电路设计》）
• 软启动：SS引脚外接电容设定启动时间（典型1ms-10ms），限制上电浪涌电流与输出电压过冲（MPS MP1584数据手册·软启动章节）
• 过流保护：OCP阈值按"峰值电流×1.2以上"设定，并与电感饱和电流选型配合；多数芯片支持逐周期限流（Cycle-by-Cycle），输出短路时自动降低占空比
• 输入反接保护：输入可能接反的场合（电池、插头电源），串联肖特基二极管或使用理想二极管控制器

优先级：保护电路的设计优先级是"先保芯片（OCP/OTP/UVLO），再保负载（软启动/OVP）"——芯片烧毁系统全瘫，负载损坏可复位。UVLO与软启动是所有量产产品的最低门槛。

完整设计实例：24V转5V/2A（LM2596-ADJ）

以经典异步降压IC LM2596-ADJ设计24V工业总线转5V/2A供电方案（TI LM2596数据手册）。选择LM2596的原因：其输入范围为4.5V-40V，24V输入余量充足（对比MP1584最高仅28V，24V输入只有约1.17倍余量，工业场合更推荐40V耐压器件）。

设计计算

元件清单

效率与散热核算

该方案满载效率约85%，总损耗Pd≈1.76W，其中二极管约0.6W、电感约0.3W、芯片开关与导通损耗约0.8W。TO-263封装的LM2596依靠散热焊盘与PCB铜箔散热，θja约40-50℃/W时，55℃环境温升约70-88℃，需按前述"散热三板斧"加强（TI LM2596数据手册·热特性章节）。

备选说明：若改用MP1584实现同规格，1.5MHz开关频率下电感可缩至10µH量级、体积大幅减小，但24V输入距28V上限过近，需评估浪涌与瞬态跌落；工业24V总线场合建议优先40V耐压的异步方案或宽压同步芯片。

常见设计错误与调试

调试方法论

调试降压电路用"三波形定乾坤"：SW节点波形看占空比与振铃、输出纹波（示波器开20MHz带宽限制、用地线弹簧短接探头）看幅值与频率、负载瞬态看过冲与恢复时间。三个波形配合，可以定位90%以上的降压电路问题（TI《开关电源设计与调试指南》）。

独特观点

观点一：降压电路的问题，80%出在布局，而不是芯片。芯片数据手册已经把电感、电容、补偿的推荐值写得清清楚楚，真正拉开工程师之间差距的是功率回路面积、SW节点形状与反馈走线。很多工程师习惯把"芯片不行"挂在嘴边，实则示波器上看到的是自己布局的"杰作"。判断标准很简单：同一颗芯片、同一张原理图，换一块布局优秀的参考板，问题往往自动消失——先怀疑布局，再怀疑芯片。

观点二：手算公式先于仿真——先用公式建立直觉，再用仿真验证。降压设计的核心公式（电感量、纹波电流、输入电容RMS电流、损耗、结温）加起来不到五行，却能让你在仿真软件的参数海洋里始终保持方向感。只会点仿真、不懂公式的工程师，遇到"仿真结果与实测对不上"时往往无从下手；而公式在手，你永远知道该怀疑哪里、该改哪个参数。这也是本页坚持给出每一步计算过程的原因——设计直觉比仿真技巧更值钱。

降压电路设计常见问题