从Flash到Σ-Δ，一张图看懂ADC架构家族——速度、精度、功耗如何取舍
ADC（模数转换器）按内部架构可分为Flash、SAR、Σ-Δ、流水线四大主流类型，另有双积分、VCO型、时间交织等特殊架构。本文以"速度-精度-功耗"三角权衡为主线，详解各类ADC的工作原理、性能边界与代表型号（TI ADC08D1500、ADI AD7915/AD7689、TI ADS1256等），并给出四大架构对比总表、选型决策树与可查证的数据手册参数，帮助工程师快速建立ADC分类认知。
ADC分类的核心逻辑，是看芯片在速度（采样率）、精度（分辨率/ENOB）、功耗与成本三个维度之间如何做取舍。世上不存在"又快又准又便宜"的ADC——任何架构都是这三个变量的一个折中点（MPS《Understanding the Different Types of ADCs》行业文章）。
从信息处理方式看，ADC家族可以划分为三大阵营：并行类（Flash、流水线、时间交织）用"空间换时间"，比较器/级联电路越多速度越快；串行类（SAR、双积分）用"时间换精度"，用多个时钟周期换取分辨率；过采样类（Σ-Δ）用"频率换精度"，用远高于奈奎斯特率的采样换取噪声整形后的高分辨率（ADI教程MT-020《ADC架构I：Flash转换器》、MT-021《逐次逼近ADC》、MT-022《Sigma-Delta ADC基础》）。
一个必须记住的基准：理想N位ADC的理论信噪比为SNR = 6.02N + 1.76 dB，位数每增加1位，动态范围提升约6dB（TI应用笔记SLAA510《高速数据转换》）。从行业规模看，据Fortune Business Insights统计，2025年全球数据转换器市场约63.4亿美元，预计2034年达120.6亿美元，CAGR约7.4%——分类认知是选型的第一步，也是理解整个信号链市场的入口（Fortune Business Insights数据转换器行业报告）。
分类口诀：要极速找Flash，要平衡找流水线，要省电找SAR，要精度找Σ-Δ，要极低成本的慢速测量找双积分。先定"速度档位"，再定"精度档位"，架构自然浮出水面。
Flash ADC（全并行ADC）是速度最快的ADC架构：它把参考电压经电阻梯分成2ᴺ个量化等级，用2ᴺ−1个比较器同时并行比较，输入电压与所有阈值一次比较完毕，再经编码器输出二进制码——整个过程只需要一个时钟周期（ADI教程MT-020《ADC架构I：Flash转换器》）。
并行带来的代价是资源指数膨胀：6位Flash需要63个比较器，8位需要255个，每增加1位比较器数量翻倍，功耗与芯片面积同步爆炸，因此实用Flash ADC分辨率普遍停留在6-8位，而速度可达GSPS级（每秒数十亿次采样）（Razavi《数据转换系统设计原理》IEEE Press）。
在应用中，Flash ADC是超高速通信、数字示波器前端、光模块等场景的首选。代表型号TI ADC08D1500：8位、双通道各1.5GSPS，交错（DES）模式下可作单通道3.0GSPS使用，采用折叠/插值技术降低比较器数量，是业内低功耗8位高速ADC的标杆之一（TI ADC08D1500数据手册SNAS316G）。
SAR ADC（逐次逼近寄存器ADC）是工业界应用最广的通用架构，其核心思想是二分查找：先假设最高位为1，用内部DAC生成参考的一半与输入比较，据此确定该位，再依次逼近下一位——N位转换需要N个时钟周期（ADI教程MT-021《ADC架构II：逐次逼近ADC》）。
以16位SAR为例，一次转换需要16个比较周期：第一个周期比较½Vref，第二个周期根据结果比较¼或¾Vref……逐位收窄，最终锁定输入所在的量化区间。这种"串行试错"换来的是极低的功耗与成本，且没有流水线延迟，采样即得结果，适合多路复用与闭环控制（TI ADC SAR架构白皮书SBAA148）。
SAR ADC主流规格为12-18位、100k-10M SPS，是工业传感器采集的绝对主力：PLC模拟量输入、温度/压力/流量变送器、电池供电的便携设备、多通道数据采集系统都大量采用。代表型号：
⚠️ 注意：SAR ADC的"N个时钟周期"是指纯转换时间，实际吞吐还要加上采样时间、接口读出时间。选型时务必核对数据手册中的"吞吐率（Throughput）"而非仅看时钟频率。
Σ-Δ ADC（Sigma-Delta ADC，又称Δ-Σ）是"高分辨率"的代名词，其原理与Flash/SAR完全不同：它用远高于奈奎斯特率的采样率（过采样，OSR = fs/2BW）对信号进行1位或低位数粗量化，再通过调制器内部的反馈环路把量化噪声整形（Shaping）到高频段，最后用数字抽取滤波器滤除带外噪声、还原出高分辨率数字码（ADI教程MT-022《ADC架构III：Sigma-Delta ADC基础》）。
噪声整形是Σ-Δ的灵魂：一阶调制器把量化噪声按(1−z⁻¹)的传递函数推向高频，高阶调制器整形更陡峭，带内有效位数显著提升。代价是转换速度慢（1SPS-1MSPS）且输出有群延迟，但换来的是16-24位超高分辨率和极低的带内噪声（TI ADS1255/ADS1256数据手册SBAS367）。
Σ-Δ ADC的典型战场是音频、精密测量、称重、生物电采集：24位/192kHz的音频ADC、体重秤与压力传感器、心电/脑电信号采集、地震与振动监测。代表型号：
工程要点：Σ-Δ ADC对外部抗混叠滤波器的要求极低（过采样使混叠频率远离信号带），且内置数字滤波器可进一步抑制工频干扰——这是它在工业测量中"抗噪能力强"的根本原因。
流水线ADC（Pipeline ADC）介于Flash与SAR之间，是速度与精度平衡的最佳代表。它将转换拆成多级，每级只负责分辨1.5-2.5位（带冗余位用于数字误差校正），本级比较后把残余误差放大送给下一级，各级像工厂流水线一样同时工作（ADI教程MT-024《ADC架构V：流水线次区ADC》）。
流水线架构的关键特性：吞吐率 = 每时钟一个转换（各级并行流水），但单次转换存在数个时钟周期的流水线延迟（Latency）；分辨率8-16位、采样率10M-1G SPS+，功耗高于SAR但远低于同等速度的Flash。1.5位/级的冗余设计配合数字校正（Digital Error Correction），可以容忍级间比较器的失调误差（TI SLAA510《高速数据转换》应用笔记）。
流水线ADC统治着视频、通信基站、雷达、超声成像、IF采样接收机等中高速场景。代表型号：
双积分ADC（Dual-Slope ADC）是积分型ADC的代表，原理优雅而古典：第一步在固定时间T₁内对输入电压积分，第二步把积分器切换到参考电压反向积分，测量积分器回到零点所需时间T₂——由于T₂与输入成正比、与RC常数无关，精度几乎只取决于参考电压与时钟，天然具备自校准能力（Renesas/Intersil ICL7106数据手册）。
双积分ADC的招牌优势是工频噪声抑制：当固定积分时间取50Hz/60Hz工频周期的整数倍（如100ms对应50Hz的5个周期）时，工频干扰在积分过程中被平均抵消，这正是它称霸数字万用表（DMM）的根本原因（Intersil ICL7106/ICL7107应用手册）。
它的代价是速度极慢：典型转换速率仅每秒几次到几十次，但分辨率可达20位以上，成本极低。代表型号ICL7106：3.5位（±1999计数）双积分ADC，内置LCD驱动、内部参考与自动调零，一块芯片加少量阻容即可构成完整的数字万用表前端——至今仍在大量出货（Renesas ICL7106数据手册）。
在现代应用中，双积分架构还演进出多斜率积分、电荷平衡等变体，用于高精度电压表、温度表、称重仪表等对速度无要求但追求低成本高稳定性的场合。
利用压控振荡器（VCO）把输入电压转换为频率，再用计数器/数字后端测频还原数字码。结构极其简单、功耗极低，且振荡器天然具备一阶噪声整形特性，可作为Σ-Δ调制器中的量化器（VCO-based Quantizer）。代表器件ADI AD7740是低功耗电压-频率转换器（VFC），输出脉冲频率正比于输入电压，配计数器即可完成模数转换，常用于隔离式传感器采集（ADI AD7740数据手册）。
用M个子ADC并行，每个子ADC以fs/M采样，轮询交错合成等效采样率fs，成倍提升速度。挑战在于子通道间的偏置、增益、时序失配会在频谱上产生杂散（k·fs/M±fin），必须依赖后台校准（Background Calibration）。现代GSPS级ADC几乎都内含交织阵列：TI ADC12DJ3200单通道6.4GSPS/双通道3.2GSPS、ADI AD9208双通道14位3GSPS均为此类（ADI教程MT-023《ADC架构IV：交织ADC》、TI ADC12DJ3200数据手册）。
此外，还有折叠/插值（Folding/Interpolating）架构（降低Flash比较器数量）、子区式（Subranging）架构（两次比较逐步细分）等衍生类型——它们本质上是对Flash"比较器爆炸"问题的工程改良，与流水线思想一脉相承（ADI教程MT-020/MT-025）。
| 架构 | 分辨率 | 采样率 | 功耗 | 成本 | 典型应用 |
|---|---|---|---|---|---|
| Flash（全并行） | 6-8位 | 最高（GSPS级） | 高（比较器指数增长） | 高 | 示波器前端、超高速通信、光模块 |
| SAR（逐次逼近） | 12-18位 | 100k-10M SPS | 低（mW级） | 低-中 | 工业传感器、PLC、便携设备、多通道采集 |
| Σ-Δ（过采样） | 16-24位 | 1SPS-1MSPS | 中（数字滤波占大头） | 中 | 音频、称重、精密测量、生物电采集 |
| 流水线（Pipeline） | 8-16位 | 10M-1G SPS+ | 中-高 | 中-高 | 视频、通信基站、雷达、超声成像、IF采样 |
数据来源：ADI教程MT-020/021/022/024系列、MPS ADC架构文章、TI SLAA510应用笔记（ADI《ADC架构》系列教程、MPS行业文章）。四张"面孔"覆盖了99%以上的实用ADC：记住一个规律——采样率每提升一个数量级，架构往往要向"更并行"的方向移动一步。
面对应用需求，按下面这个决策树逐层判断，即可锁定架构（EEFOCUS《ADC关键参数与选型》行业文章、MPS选型指南）：
一个反直觉的提示：很多工程师"先定分辨率再定速度"，这是错的。实际系统中采样率需求往往由信号带宽决定、不可妥协，而分辨率可以通过过采样/平均等数字手段"凑"出来——所以决策树的第一步永远是采样率。
| 架构 | 代表型号 | 位数 | 采样率 | 关键特点 |
|---|---|---|---|---|
| Flash | TI ADC08D1500 | 8位 | 双1.5GSPS/单3.0GSPS | 折叠插值Flash，DES交错模式，示波器/超高速前端（TI数据手册） |
| SAR | ADI AD7915 | 16位 | 1MSPS | 单通道SPI，电荷再分配架构，低功耗（ADI数据手册） |
| SAR | ADI AD7689 | 16位 | 250kSPS | 8通道集成MUX，PulSAR，多通道采集（ADI数据手册） |
| Σ-Δ | TI ADS1256 | 24位 | 30kSPS | 8通道（4差分），微伏级噪声，精密测量/称重（TI数据手册） |
| Σ-Δ | ADI AD7175-2 | 24位 | 250kSPS | 20µs建立时间，高速精密测量（ADI数据手册） |
| 流水线 | ADI AD9643 | 14位 | 250MSPS | 双通道LVDS，宽带通信接收（ADI数据手册） |
| 流水线 | TI ADS62P49 | 14位 | 250MSPS | 双通道，数字增益/失调校正，基站与测试（TI数据手册） |
| 双积分 | Renesas ICL7106 | 3.5位 | 约3次/秒 | LCD驱动、自动调零，数字万用表经典（Renesas数据手册） |
| 时间交织 | TI ADC12DJ3200 | 12位 | 单6.4GSPS/双3.2GSPS | 射频采样，JESD204B，内部交织+后台校准（TI数据手册） |
| 时间交织 | ADI AD9208 | 14位 | 双通道3GSPS | 射频采样，JESD204B，雷达/5G（ADI数据手册） |
| VCO/VFC | ADI AD7740 | — | 频率输出 | 电压-频率转换器，隔离传感器采集（ADI数据手册） |
以上参数均摘自厂商公开数据手册，实际选型请以最新版数据手册与官方选型工具为准。同一架构内型号差异巨大，务必核对ENOB、INL/DNL、功耗与接口类型。
独特观点一：架构选择本质是"时间-幅度二维信息分配策略"。把ADC看作在二维空间中传递信息：Flash用空间换时间（2ᴺ−1个比较器同时判断，一周期出结果）、SAR用时间换空间（N个时钟逐位逼近，电路极简）、Σ-Δ用频率换精度（过采样+噪声整形，用带宽换分辨率）、双积分用积分换噪声平均（用慢速换取工频免疫）。理解了这一"资源置换"的信息论视角，比死记参数表更能应对新架构——遇到任何陌生ADC，先问它"拿什么换什么"，立刻就能定位它在速度-精度-功耗坐标系中的位置。
独特观点二："纯架构"时代已经结束，混合架构才是未来。今天的高性能ADC几乎都是"混血儿"：TI ADC12DJ3200内部是交织子ADC阵列+后台校准，射频采样流水线里融入了SAR思想（SAR-Assisted Pipeline），新一代Σ-Δ调制器用VCO做量化器，Flash普遍带折叠/插值。因此选型时不应迷信"架构标签"，而应直接比较目标频段下的ENOB、SFDR与功耗效率（FoM）——架构只是达成这些指标的工程手段，指标才是最终裁判。
按架构分为四大主流：Flash（全并行，最快、分辨率6-8位）、SAR（逐次逼近，12-18位中速低功耗）、Σ-Δ（过采样+噪声整形，16-24位高分辨率低速）、流水线Pipeline（多级级联，8-16位高速高精度），另有双积分、VCO型、时间交织等特殊架构。
N位Flash需要2ᴺ−1个比较器并行，8位需255个比较器，位数每+1比较器翻倍，功耗与面积指数增长，所以实用Flash多为6-8位，靠折叠/插值等技术缓解比较器压力，速度则可达GSPS级。
看采样率：需要100k-10M SPS的中速采集选SAR（12-18位、低功耗、无延迟）；需要16位以上高分辨率的低速测量选Σ-Δ（1SPS-1MSPS、抗噪强）。工业传感器多用SAR，音频与精密称重多用Σ-Δ。
有。流水线ADC吞吐率可达每时钟一个转换，但单次转换需经过所有级联，存在数个时钟周期的Latency（流水线延迟），因此不适合对延迟敏感的实时闭环控制，适合视频、通信、雷达等连续数据流。
双积分结果与RC常数无关、有自校准能力，且积分时间取工频周期整数倍时可天然抑制50/60Hz噪声，配合ICL7106这类3.5位低成本芯片，一个表头电路即可构成数字万用表，成本仅几元量级。
用M个子ADC并行、每个以fs/M采样、轮询合成等效采样率fs的架构，可成倍提升速度。主要挑战是子通道偏置/增益/时序失配产生杂散，需后台校准，TI ADC12DJ3200（6.4GSPS）即采用交织架构。
不一定。位数提升以牺牲速度、功耗与成本为代价，且高速下ENOB（有效位数）远低于标称位数。选型应看目标频段下的ENOB、SFDR等动态指标与应用需求——24位Σ-Δ在1kSPS下很优秀，但绝不适合GSPS级示波器前端。