从数字码到模拟波形——详解DAC加权求和本质与R-2R、电流舵、Σ-Δ、PWM五大架构
DAC（数模转换器）把数字码还原为模拟电压或电流，位于信号链的输出端，与ADC互为镜像。其核心是"按二进制权重加权求和"：N位DAC可输出2ᴺ个电平，16位即65536级。主流架构有五类——R-2R梯形网络（精密通用）、电阻串（低成本）、电流舵（GSPS级最快）、Σ-Δ（音频高保真）与PWM（超低成本）。本文逐一拆解各架构原理，解读分辨率、建立时间、毛刺能量、SFDR等关键指标，梳理高速DAC在任意波形发生器、雷达、光通信与软件无线电中的应用（ADI MT-015 DAC架构教程）。
DAC（Digital-to-Analog Converter，数模转换器）将处理器输出的数字码转换为对应的模拟电压或电流。一个16位DAC把0~65535的数字码映射为满量程范围内的65536个离散电平之一，输出经缓冲放大后即可驱动扬声器、电机、射频调制器等模拟负载（ADI大学教程 MT-015 DAC架构）。
在完整信号链中，DAC位于输出端：传感器采集物理量 → ADC数字化 → 处理器运算 → DAC还原为模拟 → 执行器/负载。如果说ADC是"感知世界的眼睛"，那么DAC就是"作用于世界的手"——没有DAC，数字系统计算出的结果就无法对真实世界产生任何作用。
DAC与ADC构成严格的镜像关系：ADC执行采样、量化、编码，DAC执行解码、加权、重构输出；ADC的量化误差对应DAC的量化电平，ADC的采样率对应DAC的更新率。两者共享分辨率、INL/DNL、SNR等大量术语，但动态指标侧重点不同——ADC更关心采样噪声与孔径抖动，DAC更关心输出毛刺与建立时间（ADI MT-013 DAC精度指标教程）。
从市场看，数模转换器是数据转换器市场的重要半壁。据Fortune Business Insights统计，2025年全球数据转换器市场约63.4亿美元，预计2034年达120.6亿美元、CAGR约7.4%，DAC在音频、通信、测试测量领域的渗透持续加深（Fortune Business Insights数据转换器市场报告）。
一切DAC的本质都是加权求和：每个数字位（bit）对应一个权重，输出模拟量等于各有效位权重的叠加。以N位无符号二进制码b(N-1)…b0为例，理想输出电压 Vout = Vref × (b(N-1)·2^(N-1) + … + b0·2^0) / 2^N（ADI MT-015 DAC架构教程）。
MSB（最高有效位）的权重为满量程的1/2，次高位为1/4，依此类推；LSB（最低有效位）的权重为满量程的1/2^N。N位DAC共有2ᴺ个不同输出电平：8位=256级、12位=4096级、16位=65536级、24位=16,777,216级。
最早实现加权求和的"权电阻网络"直接使用R、2R、4R……2^(N-1)R这一组比值悬殊的电阻：10位就需要1:512的阻值比，16位高达1:32768，任何工艺都无法在宽温度范围内维持如此极端的匹配精度，因此纯权电阻DAC仅见于8位以下的早期产品（ADI MT-015）。
权电阻的困境催生了两种解决路径：其一是用"等值电阻+开关"构造等效权重的R-2R梯形网络，其二是用"等值电流源阵列"构造电流舵DAC——二者成为现代DAC的两大主流骨架。
理想N位DAC的信噪比公式与ADC同源：SNR = 6.02N + 1.76 dB。16位DAC理论SNR约98.1dB，24位约146.2dB——位数每增加1位，动态范围提升约6dB（TI 高速数据转换器应用笔记SLAA510）。
R-2R梯形网络由"级间串联电阻R"与"到基准/地的并联电阻2R"交替构成，整个网络只使用R与2R两种阻值。N位网络共需2N−1颗电阻（N颗2R + N−1颗R）：8位仅15颗、16位仅31颗（ADI MT-015 DAC架构教程）。
工作原理：从LSB端向MSB端看入，每一级"2R并联、R串联"的组合恰好把等效阻抗维持在2R，因此每位开关对应的分压权重精确呈2的幂次。数字码控制各开关把2R支路接向Vref或GND，输出端经运放求和放大即得加权电压（ADI MT-015）。
精度的关键在于电阻匹配：梯形网络不依赖电阻绝对阻值，只依赖R与2R的相对比例。典型CMOS工艺下片上电阻匹配误差约0.1%~1%，对应12位以内的精度；更高精度需要激光修调（Laser Trim）或数字校准（ADI R-2R DAC设计指南）。
代表型号：ADI AD5542为16位串行输入R-2R DAC，积分非线性INL典型值±1 LSB、微分非线性DNL典型值±1 LSB，采用精密薄膜电阻工艺，广泛用于精密仪表与工业控制（ADI AD5542数据手册）。
特点小结：结构简单、成本低、单调性较好，且可构成乘法DAC（以外部参考电压作为模拟输入）；局限是开关导通电阻与网络失配会限制速度，更新率通常不超过几十MSPS。
电阻串DAC（又称开尔文分压器/Kelvin Divider）把2ᴺ颗等值电阻串联在参考电压两端，每个节点输出一个等间距分压电平，开关矩阵按数字码选择对应节点输出（ADI MT-014 串电阻DAC教程）。
单调性固有保证：串联电阻的节点电压随位置严格递增，无论电阻匹配好坏，输出码增大时电压只会上升不会下降——这在闭环控制系统中至关重要，非单调DAC可能引发环路振荡。
代价是电阻数量随位数指数增长：8位需256颗、10位需1024颗，而16位需要65536颗电阻，芯片面积与寄生电容完全不可接受，因此纯电阻串DAC通常限制在8~10位；更高位数采用"电阻串+子DAC/电流源"的分段结构（ADI MT-014）。
应用定位：低分辨率、低成本场景——早期8位视频DAC、电位器替代（数字电位器本质上就是电阻串DAC）、基准电压校准，以及Σ-Δ DAC内部的多位数模级。其优势是建立快（仅受开关与RC常数限制）、无切换毛刺（开关先断开再选通）。
电流舵DAC用一组加权电流源代替电阻网络：每个数字位控制一个电流源是否接入求和节点，输出电流等于各位电流之和，再经电阻或变压器转换为电压。电流源由MOS管实现、切换极快，是唯一能稳定工作在GSPS级更新率的DAC架构（ADI MT-015）。
为抑制切换毛刺，高位通常采用温度计码（Thermometer Code）分段：例如16位DAC的高6位拆成63个等值电流源，切换时只改变最接近的电流源数量而非二进制权重，把开关瞬间的最大电流跳变从满量程级压缩到1 LSB级，显著降低毛刺能量。
代表型号：ADI AD9144为四通道16位、2.8 GSPS TxDAC，内置数字上变频（DUC）与JESD204B接口，面向多通道基站发射（ADI AD9144数据手册）；AD9739为14位、2.5 GSPS射频DAC；AD9164为16位、6 GSPS RF DAC，可直接合成GHz级载波（ADI AD9164数据手册）。
TI DAC38RF82为双通道14位、9 GSPS射频采样DAC，支持2/4/8倍插值与数字上变频，用于相控阵雷达与宽带通信发射（TI DAC38RF82数据手册）。
应用版图：视频信号产生（720p/1080p）、射频发射（基站/雷达/电子战）、测试测量（AWG）与光通信。电流舵DAC的代价是功耗与芯片面积大，且电流源失配直接转化为INL/DNL误差，需要精心版图设计与后台校准。
Σ-Δ（Sigma-Delta）DAC由"数字插值滤波 + 1位（或低位）Σ-Δ调制器 + 模拟低通滤波器"构成：调制器以极高过采样率输出一串1位码流，其脉冲密度与输入数字值成正比，经模拟低通滤波后即得到平滑的模拟波形（ADI MT-023 Σ-Δ ADC/DAC教程）。
核心技法是噪声整形（Noise Shaping）：调制器把量化噪声推向高频，再被低通滤波器滤除，使低频段信噪比远优于普通量化水平——这就是为什么1位量化器也能达到16位以上的有效精度。典型过采样率OSR为64~256（ADI MT-023）。
音频DAC的主流：ESS旗舰ES9038PRO为32位8通道DAC，官方标称THD+N低至−122dB（ESS ES9038PRO规格书）；AKM AK4499标称SNR达140dB（AKM AK4499规格书）；TI PCM1794A为24位音频DAC，单声道模式SNR达132dB、THD+N为−112dB（TI PCM1794A数据手册）。
应用场景：CD/Hi-Fi播放器、手机音频Codec、专业音频接口、以及精密测量仪器（与Σ-Δ ADC对称）。局限是过采样决定了输出更新率受限（音频级通常≤768kHz），无法用于需要GHz级速率的波形合成。
PWM DAC的思想：用固定频率、可变占空比的方波经过低通滤波器，平均电压与占空比成正比——Vout = Vcc × Duty。任何带定时器的MCU都能输出PWM，因此这是成本最低的DAC方案（TI PWM DAC实现应用笔记）。
分辨率由时钟与PWM频率共同决定：N位PWM要求时钟 fclk = 2ᴺ × fPWM。8位、20kHz PWM需5.12MHz时钟；16位、1kHz PWM需约65.5MHz时钟——位数提高会直接压缩PWM频率或抬高时钟需求。
纹波与响应速度存在权衡：滤波截止频率越低，输出纹波越小但响应越慢。典型做法是两级RC或运放有源滤波，把PWM频率分量衰减到目标精度以下（TI PWM DAC应用笔记）。
典型应用：LED调光（占空比直接控制亮度）、电机调速、加热器功率控制、风扇转速，以及MCU系统的简易模拟输出（Microchip PWM-DAC应用笔记）。局限是输出纹波大、更新率低，不适合高保真音频与高速波形。
分辨率：位数N决定输出电平数2ᴺ，16位=65536级、24位=16,777,216级，对应满量程的1/2^N步进（ADI MT-013 DAC精度指标教程）。
建立时间（Settling Time）：从数字码变化到输出进入最终值±1/2 LSB误差带所需的时间。精密DAC如Microchip MCP4921（12位）典型建立时间为4.5µs（Microchip MCP4921数据手册），高速电流舵DAC则为纳秒级。
毛刺能量（Glitch Energy）：数字码切换瞬间（尤其MSB翻转，如0111…→1000…）输出产生的短暂尖峰，以pV·s（皮伏·秒）计量。毛刺直接抬高杂散分量，是限制高速DAC频谱纯度的元凶（ADI MT-013）。
单调性（Monotonicity）：输出随数字码增大只增不减。DNL>1 LSB时可能出现非单调，闭环控制与精密偏置应用必须保证单调。
| 指标 | 含义 | 说明/典型量级 |
|---|---|---|
| 分辨率 | 输出电平数2ᴺ | 16位=65536级，24位≈1677万级 |
| 建立时间 | 输出进入±1/2 LSB误差带的时间 | MCP4921为4.5µs；高速DAC为ns级 |
| 毛刺能量 | 码切换瞬间的输出尖峰 | 以pV·s计量，MSB翻转最严重 |
| 单调性 | 输出随码值单调增减 | DNL>1 LSB可能非单调 |
| INL | 实际转移曲线与理想直线的最大偏差 | 精密DAC可达±1 LSB（如AD5542） |
| DNL | 相邻码输出步进的偏差 | <1 LSB保证无失码 |
| SFDR | 基波与最大杂散分量之比（dBc） | 高速DAC视频率与架构为数十dBc量级，以手册为准 |
| THD | 总谐波失真 | 音频DAC以THD+N衡量（ES9038PRO为−122dB） |
这些指标相互制约：建立时间短的高速DAC往往毛刺能量更大，高分辨率精密DAC则更新率有限。选型时围绕应用抓关键参数——音频看THD+N与SNR，射频看SFDR，控制与偏置看建立时间、单调性与INL/DNL。
任意波形发生器（AWG）：AWG的核心是"高速DAC + 大容量波形存储 + 插值"，DAC以GSa/s速率逐点输出预存波形。Keysight M8190A即采用12 GSa/s级DAC架构，用于量子计算控制、高速SerDes测试等复杂信号激励（Keysight M8190A产品资料）。
雷达波形产生：相控阵雷达用DAC产生线性调频（LFM Chirp）、相位编码等发射波形，并通过多通道DAC（如AD9144）驱动多路收发通道；DAC的SFDR与时钟相位噪声直接决定雷达的杂散抑制能力（ADI 雷达DAC应用笔记）。
光通信调制：400G及以上光模块普遍采用"DSP + DAC"架构：DSP完成均衡与预加重，高速DAC把PAM4电平的数字信号转换为模拟驱动电压，再经驱动器推动MZM/EML调制器（IEEE 802.3bs 400G以太网标准与光模块技术方案）。
软件无线电发射（SDR Tx）：RF DAC（如AD9164、DAC38RF82）直接合成射频载波，免去传统发射机的多级上变频与本振，配合JESD204B接口实现"数字到天线"的极简射频链（ADI AD9164数据手册）。
数字预失真（DPD）：5G基站用宽带DAC产生DPD观测与激励信号，DAC的带宽与邻道泄漏比（ACLR）性能决定功放线性化效果（TI 5G DPD应用笔记）。
| 维度 | ADC模数转换器 | DAC数模转换器 |
|---|---|---|
| 转换方向 | 模拟 → 数字（采集） | 数字 → 模拟（还原） |
| 信号链位置 | 输入端（感知） | 输出端（执行） |
| 核心过程 | 采样保持 → 量化 → 编码 | 解码 → 加权求和 → 重构 |
| 主流架构 | Flash / SAR / Σ-Δ / 流水线 | R-2R / 电阻串 / 电流舵 / Σ-Δ / PWM |
| 速度表述 | 采样率（SPS/MSPS/GSPS） | 更新率/吞吐率（SPS/MSPS/GSPS） |
| 关键动态指标 | SNR、ENOB、SFDR、孔径抖动 | 建立时间、毛刺能量、SFDR |
| 静态指标 | INL / DNL（与DAC共用定义） | INL / DNL、单调性 |
| 精度瓶颈 | 采样噪声、孔径抖动、量化噪声 | 电阻/电流源匹配、切换毛刺 |
| 典型应用 | 传感器采集、通信接收、医疗成像 | 音频输出、波形产生、射频发射 |
一句话总结：ADC负责"读懂"模拟世界，DAC负责"写出"模拟世界；两者在信号链中首尾呼应、缺一不可（ADI MT-015 DAC架构教程）。
| 架构 | 代表型号 | 关键参数 | 典型定位 |
|---|---|---|---|
| R-2R | ADI AD5542 | 16位、INL±1LSB、串行输入 | 精密仪表、工业控制 |
| 电阻串 | 8~10位通用型/数字电位器 | 低分辨率、低成本、天然单调 | 电位器替代、基准校准 |
| 电流舵 | ADI AD9144 | 四通道16位、2.8GSPS、JESD204B | 多通道基站发射 |
| 电流舵 | ADI AD9739 | 14位、2.5GSPS | 射频DAC、AWG |
| 电流舵 | ADI AD9164 | 16位、6GSPS RF DAC | RF直发、软件无线电 |
| 电流舵 | TI DAC38RF82 | 双通道14位、9GSPS | 相控阵雷达、宽带发射 |
| Σ-Δ | ESS ES9038PRO | 32位、THD+N −122dB | Hi-Fi音频旗舰 |
| Σ-Δ | AKM AK4499 | 32位、SNR 140dB | 旗舰音频DAC |
| Σ-Δ | TI PCM1794A | 24位、SNR 132dB（单声道） | 专业音频 |
| PWM | MCU内置定时器 | 8~16位、µs级更新、零成本 | LED调光、电机控制 |
以上参数均摘自对应厂商官方数据手册与规格书，选型时请以最新版手册为准（ADI/TI/ESS/AKM/Microchip官方资料）。
独特观点一：DAC是信号链的"最后一公里"，输出质量决定系统可信度。行业常把目光聚焦在ADC的ENOB上，却低估了DAC建立时间与毛刺对系统级性能的影响：一个16位DAC若MSB翻转毛刺高达数百pV·s，其输出频谱纯净度可能连12位都不如；在5G发射机中，邻道泄漏（ACLR）指标的一半账要算在DAC头上。数据转换器的完整故事，永远要ADC端与DAC端合起来读（ADI 高速DAC动态指标技术白皮书）。
独特观点二：DAC架构之争，本质是"时间、面积、功耗"的三角权衡。Σ-Δ用时间（过采样）换精度，电流舵用面积（温度计码电流源阵列）换速度，R-2R用匹配工艺换通用性，PWM用带宽换成本——没有最好的架构，只有最匹配应用的架构。理解了这层权衡，选型就成功了一半；这也是为何同一颗12位DAC，在音频、控制、射频三个领域会给出完全不同的架构答案（ADI MT-015 DAC架构教程）。
方向相反：ADC把模拟信号数字化（采集），DAC把数字码还原为模拟电压或电流（输出）。两者在信号链中首尾呼应，共享分辨率、INL/DNL等术语，理想N位器件的SNR公式同为6.02N+1.76dB。
因为每一级"2R并联+R串联"组合的等效阻抗恒为2R，使各级分压权重精确呈2的幂次，只需匹配R与2R的相对比例；而权电阻网络需要1:2^(N−1)的极端阻值比，16位时高达1:32768，任何工艺都无法实现。
N位DAC输出电平数为2ᴺ，16位即2¹⁶=65536，输出码从0到65535；LSB权重为满量程的1/65536。24位则达16,777,216级。
电流源由MOS管开关直接控制，导通与关断在纳秒级完成，没有电阻网络的RC充放电延迟；配合温度计码分段与高精度时钟，可稳定工作在GSPS级，如ADI AD9164达6GSPS、TI DAC38RF82达9GSPS。
过采样+噪声整形把量化噪声推到高频再被低通滤波器滤除，用低成本数字电路换取超高分辨率与极低失真，且对模拟元件误差不敏感；ESS ES9038PRO的THD+N标称低至−122dB，远超电阻型DAC。
建立时间是数字码变化后输出进入±1/2 LSB误差带所需的时间，如Microchip MCP4921（12位）典型值为4.5µs；毛刺能量是码切换瞬间（尤其MSB翻转）输出产生的电压尖峰，以pV·s计量，毛刺越大频谱杂散越高。
分辨率≈log2(fclk/fPWM)。例如时钟5.12MHz、PWM 20kHz时约8位；要达到16位且PWM为1kHz，需要约65.5MHz时钟。提高分辨率要么抬高时钟，要么降低PWM频率。
RF DAC直接合成射频载波，替代传统发射机的混频上变频与本振，配合JESD204B接口实现"数字到天线"的极简射频链；ADI AD9164（16位6GSPS）与TI DAC38RF82（双通道14位9GSPS）是典型代表。